本文版权为《邮电设计技术》所有，如需转载请联系《邮电设计技术》编辑部
摘要：针对北斗接收机在复杂电磁环境下的抗干扰与高精度定位需求，提出基于自闭环路的多通道校准和空时频联合抗干扰算法，重点研究了理论算法向硬件电路映射的优化策略。针对芯片设计实现中的资源与功耗约束，构建了极坐标复用的轻量化校准和矩阵分解优化架构，通过时分复用与矩阵分块调度策略，实现了运算精度与算力能效的平衡。基于FPGA平台的验证结果表明，该方案在载波相位连续的前提下，有效抑制了多种干扰，并降低了芯片面积。
关键字：抗干扰；高精度；VLSI协同设计；FPGA验证
doi：10.12045/j.issn.1007-3043.2026.07.002
概述
面对日益复杂的电磁环境，北斗系统在全球卫星导航定位、定向与授时任务中的作用愈发重要。北斗信号落地功率极低且体制公开，接收机极易受到干扰，严重时将导致定位功能瘫痪。阵列天线可通过空间滤波在干扰方向形成零陷以增强有用信号，这已成为GNSS抗干扰接收机的核心手段［1-4］。
在实际工程中，阵列构型受载体平台安装空间严格限制。在车载顶部、无人机腹部、手持终端等规则截面载体上，均匀圆阵因其全向方位覆盖和几何对称优势得到较多应用［5-7］。与直线阵只能分辨一维角度不同，均匀圆阵具备二维空域分辨能力，可在360°方位面内提供一致的抗干扰增益。圆阵的旋转不变性也有利于简化VLSI 权值计算中的流水线控制。但多通道链路中的幅相失配、互耦效应及群时延误差在圆阵条件下同样会引入阵列流形误差，对高精度载波相位测量构成影响［6-8］。
近几年的研究开始关注抗干扰处理与高精度载波相位测量的耦合关系，尝试通过观测域相位修正、权值共轭补偿及输出信号精补偿等手段抑制自适应权值变化对RTK解算的影响［9-10］。
在硬件实现方面，协方差矩阵估计与实时求逆是阵列抗干扰的主要算力瓶颈。为了满足终端低功耗、小体积要求，将算法固化于FPGA、SoC 或ASIC 已成为工程落地的必然选择。现有硬件实现大多仍面向通用波束形成结构，尚未专门针对均匀圆阵协方差矩阵在复数运算、共轭对称及数据流组织方面的结构特征进行VLSI优化［11-14］。
总的来看，当前研究在圆阵抗干扰求逆架构的芯片级优化与高精度载波相位平滑保持这2个方面仍比较独立，尚未形成面向均匀圆阵构型的“抗干扰权值动态更新—芯片级硬件约束—载波相位连续保持”协同设计思路。因此，针对均匀圆阵GNSS 抗干扰应用，开展兼顾抗干扰性能、VLSI硬件实现复杂度与载波相位连续性的算法与架构协同优化研究，具有一定的理论意义与工程应用价值［9-15］。
