C114讯 5月26日消息（舒允文）摩尔定律濒临实效已是一个不争的事实，就在半导体行业为突破1纳米物理与经济极限而焦头烂额之际，华为提出了一条新路径。
在昨日举行的2026国际电路与系统研讨会（上海）上，华为公司董事、半导体业务部总裁何庭波正式发布“韬（τ）定律”，提出以“时间缩微”替代“几何缩微”，通过逻辑折叠等技术压缩信号传播时延，系统性降低时间常数（τ），从而提升晶体管密度与整体系统性能。这是中国在全球半导体领域首次提出指导产业发展的新原则。
该路径已支撑华为过去六年量产381款芯片，今年秋季，华为将发布的全新麒麟手机芯片，将完整采用逻辑折叠技术。据预测，到2031年，基于“韬定律”的高端芯片晶体管密度可达到等效1.4纳米制程水平。
随后，华为发布了一篇署名为何庭波的论文，对“韬（τ）定律”及其中所蕴含的一系列颠覆性技术进行了深度解读。
论文作者简介：
何庭波领导华为半导体业务。她领导的团队在2020年至2026年间设计并量产了381款芯片，涵盖移动、人工智能、汽车和基础设施市场，并且是τ缩放方法以及本文中提到的LogicFolding、UnifiedBus和Hi-ONE技术的源头。
