技术
2011/3/15 14:29

基于FPGA的语音存储与回放系统设计

0
0

1 设计要求

设计并制作一个数字化语音存储与回放系统,其示意图如图1所示。

基于FPGA的语音存储与回放系统设计

图1 数字化语音存储与回放系统示意图

(1)放大器1的增益为46dB,放大器2的增益为40dB,增益均可调;

(2)带通滤波器:通带为300Hz~3.4kHz;

(3)ADC:采样频率fs=8kHz,字长=8位;

(4)语音存储时间≥10s;

(5)DAC:变换频率fc=8kHz,字长=8位;

(6)回放语音质量良好。

不能使用单片语音专用芯片实现本系统。

2 数字化语音存储与回放系统硬件电路

2.1 放大器1即音频信号放大电路

音频信号放大电路如图2所示。第一级放大(-4.7)倍。IRD120实现自动增益控制,当开关打到1的位置是增益自动控制,当开关打到2的位置是手动控制。增益自动、手动控制是利用场效应管工作在可变电阻区,漏源电阻受栅源电压控制的特性。第二级放大(+101)倍。第三级放大倍数可调,最大(-20)倍,保证ADC0809满量程转换。

基于FPGA的语音存储与回放系统设计

图2 音频信号放大电路

2.2 带通滤波器

带通滤波器如图3所示。实测带通300~3300Hz。保证语音信号不失真地通过滤波器,滤除带外的低频信号和高次谐波。

基于FPGA的语音存储与回放系统设计

图3 带通滤波器

2.3 模数转换(ADC)电路

ADC电路如图4所示。题目要求采样频率fs=8kHz,字长=8位,可选择转换时间不超过125 μs的8位A/D转换芯片,ADC0809的转换时间为100μs,可选用ADC0809。音频信号经过放大、滤波送给ADC0809 ADC电路,将模拟量转换为数字量,再经可编程器件送给存储芯片。cp、oe、eoc、start、ale、din[7..0]接图9。

基于FPGA的语音存储与回放系统设计

图4  ADC电路

免责声明:本文仅代表作者个人观点,与C114通信网无关。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。

给作者点赞
0 VS 0
写得不太好

C114简介     联系我们     网站地图

Copyright©1999-2025 c114 All Rights Reserved 沪ICP备12002291号-4

C114通信网版权所有 举报电话:021-54451141 用户注销