C114讯 10月19日消息（张海龙）日前，半导体嵌入式非易失性存储器（eNVM）知识产权（IP）产品提供商Kilopass Technology宣布，推出垂直分层晶闸管（Vertical Layered Thyristor, VLT）技术。
据Kilopass首席执行官Charlie Cheng介绍， VLT技术是一项真正具有颠覆性的技术，其能帮助厂商迅速为市场提供与JEDEC标准完全兼容的DRAM产品，这些产品在功耗和成本上将具有显著优势，同时也免去了现有DRAM制造流程中构建电容的困扰。
据悉，VLT存储单元早在2015年已通过验证，目前一款新的完整存储器测试芯片正处于早期测试阶段。Kilopass一直致力于推广这项技术，并正与DRAM制造商进行许可协商。
目前，Kilopass已可以向数量有限的特许受让人提供VLT DRAM技术，用于20nm到31nm工艺技术节点。Kilopass已使用其突破性的TCAD模拟器，在所有的半导体制造工艺细节上对这两个节点进行了详尽的模拟，新一代10nm技术的验证有望在2017年完成。
为中国DRAM提供差异化竞争能力
2014年6月，国务院颁布了《国家集成电路产业发展推进纲要》，要实现其中集成电路行业产值从2015年3500亿人民币以年均20%的增速达到2020年约8700亿人民币这一目标，DRAM产业的增长显得至关重要。
然而，目前DRAM市场已经十分成熟，且由三星（Samsung）、海力士（SK Hynix）和美光（Micron）三家企业共同占有超过90%的市场份额。
现有DRAM的最关键技术是电容存储单元，它不仅带来了特有的制造挑战，还被大量专利所保护。为了进入DRAM市场，后发的中国厂商必须利用创新的替代方案，以推动竞争升级，争取实现差异化。
VLT技术则代表了这样的一种可能性。Charlie Cheng称，VLT避开了传统DRAM制造中最大的挑战，即沟电容的制造，从而规避了相关的专利冲突，这一点具有很重要的战略意义。
成本降低45% 功耗降低10倍
Kilopass的VLT通过垂直方式实现晶闸管架构，从而使存储单元更加紧凑。紧凑的结构加上所需的物理器件，构造出制造工艺简单的交叉点内存，这将带来一项与DDR标准兼容，并且比当前顶尖的20纳米DRAM制造成本低45%的新技术。
此外，因为VLT不需要复杂且高功耗的刷新周期，基于VLT的DDR4 DRAM将待机功耗降低了10倍，可降低到50fA/bit以下，且仍将性能提高15%。
VLT存储单元的运行和器件测试已于2015年完成，测试结果与器件仿真系统TCAD具有优异的关联性。一块完整的内存测试芯片已于5月份成功流片，早期芯片测试正在进行当中。 
