曾经的PC时代，芯片的技术创新很大程度上依赖于晶体管密度提高和CPU架构的升级；但当数据驱动的互联网时代来临，云计算和AI等技术演进向芯片提出了近乎无止境的大算力需求，如何建立全新的芯片发展路径？
全球最大芯片厂商英特尔给出的答案是，采用一整套全新封装技术集成，并最终实现“乐高式”的芯片、性能叠加的整体封装方案。通过这组技术，英特尔希望用小型芯片封装芯片，以实现单片机系统级芯片的性能。
据悉，英特尔是业界第一家实现这种完整三维“乐高式”封装通用解决方案的制造商。
“三层楼”里藏着10块芯片
“这个裸片上面叠了三层，非常小、非常薄，有底层的CPU和上层的存储等。”英特尔公司集团副总裁兼封装测试技术开发部门总经理Babak Sabi举着一块名片大小的封装芯片组向《IT时报》记者介绍，这片是较大的封装案例，其中藏着10块小芯片。
Babak Sabi强调，英特尔是一家垂直集成全芯片制成链条的IDM厂商，这为英特尔提供了无与伦比的产业化优势，通过从晶体管再到整体系统层面的集成，英特尔可以提供全面的解决方案，“在异构集成时代，英特尔的IDM拥有绝对的优势，这让几乎所有产品都可以非常轻松地集成在客户的平台上。”
在芯片制造流程中，封装是最后一步，但这并不妨碍封装成为产品创新的催化剂。先进的封装技术可以集成各种工艺过程的计算引擎，以实现与单片机相似的性能，但其平台范围远远超过了单芯片集成的芯片尺寸限制，这些技术将大大提高产品级性能和效率，减少面积，同时对系统架构进行全面变革。
由于英特尔的垂直集成体系结构在异构集成时代有其自身的优势，其可以同时优化体系结构、流程和封装，以交付领先的产品。
系统更薄、芯片更小
众所周知，GPU和存储器之间的互连必须是低延时而且是高性能，同时速度必须做到足够快。那么如何实现这个目标呢？
在英特尔院士兼技术开发部联合总监Ravindranath (Ravi) V. Mahajan看来，即便最尖端的工艺和技术要求，归根结底离不开对物理极限的挑战。过去，一个包含CPU、GPU、电压调节器等的子系统需要设计面积约4000平方毫米，但如果把所有模块都单独封装在一起，那么只要700平方毫米。
“设计面积会大幅减少。”Ravi说，因为模块间的物理距离缩减了，电压调节将变得更加高效，信号传递也更高速，延迟得以下降，“未来英特尔不仅仅能把硅片叠加到封装上，我们还可以把硅片直接放到封装里面，这就是‘嵌入式桥接’。英特尔是行业的首家可以提出这套技术解决方案的提供商，这会让系统变得更薄，同时也让芯片的尺寸变得更小。”
整个业界都在不断推动先进多芯片封装架构的发展，以更好地满足高带宽、低功耗的需求。“英特尔拥有多项关键的基础技术，包括像EMIB、Foveros、AIB、MDIO，还有Co-EMIB等，英特尔的封装技术可以实现向上以及向外的同时扩展，这也可以把不同的逻辑计算单元放在同样的封装里，这是实现异构计算元素向外、向上扩展的重要技术。”Ravi进一步介绍。
更复杂而灵活的硅工艺
为了追逐最高密度以及高带宽的互连，英特尔正不断加大对3D互连裸片叠加相关技术的开发。
Ravi介绍，英特尔的AIB高级互连走线技术每平方毫米Shoreline带宽密度可以达到130，Areal带宽密度可以达到150，同时针脚速度会达到2.0Gbps，物理层的能耗效率是0.85，相比竞争对手拥有明显的技术优势；英特尔的MDIO技术则可以在整个封装内实现裸片间的互连，技术支持小型芯片IP模块库的模块化系统设计，它可以提供更高的能源效率，并达到AIB技术响应速度和带宽密度的两倍以上。
除此之外，英特尔还能够将一小块硅中介层放进芯片组封装里，得以在局部实现超高密度布线，使用硅工艺后，可以轻松地把单位导线数量成倍提高，达到200、400，甚至500到600。与之相配合，英特尔的Foveros技术可以在常规铅笔的核心直径大小的基础裸片面积之上搭载更多的单片，利用非常轻薄的晶圆进行生产。
如果将EMIB和Foveros相集成，则被被称为Co-EMIB(嵌入式多芯片互连桥接)技术，其把2D和3D芯片进行融合，把不同芯片进行不同层面的分割级，并且把它放在同一个封装内实现了实现高带宽、低功耗，连接了更高的计算性能和能力。
芯片间的“超高速公路”
Adel Elsherbini英特尔封装研究事业部组件研究部首席工程师进一步解释，封装互连技术有两种主要的方式，一种是把主要相关功能在封装上进行集成；另外一个是SOC的方式，会把具备不同功能属性的小芯片进行连接，并放在同一封装里，通过这种方法可以实现接近于单晶片的特点性能和功能。
“高密度垂直互连、全横向互连、全方位互连，这三种互连方式都可以提高我们每立方毫米上的功能并实现类似于单镜片的性能。”Adel Elsherbini强调。
“不管是选择哪一种的实现路径，都需要我们做到异构集成和专门的带宽需求，而异构集成和专门的带宽需求也可以帮助我们去实现密度更高的多芯片集成。”Adel Elsherbini 表示，英特尔的具体微缩的方向有三个：一个是用于堆叠裸片的高密度垂直互连，可以大幅度提高带宽，实现高密度裸片叠加；第二种是全局横向互连，在小芯片集成中保证更高的带宽；第三个是全方位互连，通过全方位互连可以实现我们之前所无法达到的3D堆叠带来的性能。
另外，Adel Elsherbini还介绍，英特尔的新的全向互连技术(ODI)为封装中小型芯片之间的全方位互连通信提供了更大的灵活性。芯片可以像EMIB技术那样水平地与其他小芯片通信，也可以像Foveros技术那样，通过硅通孔与底层裸芯片垂直通信。“ODI使用大的垂直通孔直接从封装基板到顶部裸晶圆片供电，这种大通孔比传统的硅通孔大得多，电阻低，可以提供更稳定的功率传输，同时通过叠加获得更高的带宽和更低的延迟。同时，这种方法减少了基片中所需的硅孔数，为有源晶体管释放了更多的面积，并优化了裸晶片的尺寸。” 
