今天早上据《中国台湾经济日报》消息,受华为事件冲击,台积电通知设备工厂,决定延后5nm扩建及3nm试产至明年第一季度,较原定时程延长两季度。
台积电的3nm工艺是5nm之后的下一代制程节点,官方信息显示3nm工艺晶体管密度达到2.5亿/mm2,而5nm工艺是1.8亿/mm2,资料显示3nm性能较5nm提升7%,能耗比提升15%。
IT之家获悉,台积电评估工艺上多种选择后认为现行的FinFET工艺在成本及能效上更佳,所以3nm首发依然会是FinFET晶体管技术。
今天早上据《中国台湾经济日报》消息,受华为事件冲击,台积电通知设备工厂,决定延后5nm扩建及3nm试产至明年第一季度,较原定时程延长两季度。
台积电的3nm工艺是5nm之后的下一代制程节点,官方信息显示3nm工艺晶体管密度达到2.5亿/mm2,而5nm工艺是1.8亿/mm2,资料显示3nm性能较5nm提升7%,能耗比提升15%。
IT之家获悉,台积电评估工艺上多种选择后认为现行的FinFET工艺在成本及能效上更佳,所以3nm首发依然会是FinFET晶体管技术。
免责声明:本文仅代表作者个人观点,与C114通信网无关。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。
Copyright©1999-2024 c114 All Rights Reserved | 沪ICP备12002291号
C114 通信网 版权所有 举报电话:021-54451141